Spartan-edge-accelerator-Board v1.0的CSI-2硬件电路设计错误--LP接口未正确设计。

Products & Technology Hardware Products for AIoT Applications
1

捕获
捕获1053×463 56.5 KB

请问有更新过吗？或者有修复过该问题吗？

2

I don’t understand what you mean, why the hardware circuit design is wrong here.We have carefully tested the camera interface in the production test, and there is a video signal coming out.

3

官方接口使用了4个100欧姆电阻处理了LP端口接入FPGA，以便于在使用DPHY-ip时可以可以连接LP接口。如果按V1.0的这个电路，那你们在使用DPHY-ip时如何处理的LP接口？

图片
图片802×725 29.9 KB

4

图片
图片351×351 7.86 KB

5

官方接口使用了4个100欧姆电阻处理了LP端口接入FPGA，以便于在使用DPHY-ip时可以可以连接LP接口。如果按V1.0的这个电路，那你们在使用DPHY-ip时如何处理的LP接口？

图片
图片553×500 23.5 KB
；